

SOLID STATE PICKUP DEVICE

Patent number: JP53122316
Publication date: 1978-10-25
Inventor: TAKEMOTO KAYAO; KOIKE NORIO; KUBO SEIJI
Applicant: HITACHI LTD
Classification:
- **International:** H04N5/335; H01L27/146; H01L31/00; H04N5/30;
H04N5/335; H01L27/146; H01L31/00; H04N5/30;
(IPC1-7): H01L31/00; H04N5/30
- **european:**
Application number: JP19770036163 19770401
Priority number(s): JP19770036163 19770401

[Report a data error here](#)

Abstract of JP53122316

PURPOSE: To increase the signal capacity of the photo electric converter by increasing the impurity concentration at P<-> domain, to lower the parasitic capacitance of the signal line by decreasing the impurity concentration in p type layer, and further, to improve the lowering in resolution force and the blooming due to the spectrum characteristics and the light in long lengths.

Data supplied from the **esp@cenet** database - Worldwide

⑩日本国特許庁

⑪特許出願公開

公開特許公報

昭53-122316

⑤Int. Cl.³
H 04 N 5/30
H 01 L 31/00

識別記号
97(5) D 1
99(6) J 42

⑥日本分類
97(5) D 1
6940-59
99(6) J 42
6655-57

⑦内整理番号
6940-59
6655-57

⑧公開 昭和53年(1978)10月25日

⑨発明の数 1
審査請求 有

(全 15 頁)

⑩固体撮像装置

地 株式会社日立製作所中央研究所内

⑪特 願 昭52-36163

⑫発明者 久保治

⑬出 願 昭52(1977)4月1日

国分寺市東恋ヶ窪1丁目280番

⑭發明者 竹本一八男

地 株式会社日立製作所中央研

究所内

同

国分寺市東恋ヶ窪1丁目280番

⑮出願人 株式会社日立製作所

地 株式会社日立製作所中央研

究所内

究所内

小池紀雄

東京都千代田区丸の内一丁目5

国分寺市東恋ヶ窪1丁目280番

番1号

⑯復代理人 弁理士 中村純之助

明細書

発明の名称 固体撮像装置

特許請求の範囲

1 同一半導体基板上に設けられた、複数組の光ダイオードおよびスイッチから構成される光電変換部と、該光電変換部の複数組の光ダイオードおよびスイッチを順次走査する走査回路とからなる固体撮像装置において、上記半導体基板の1主表面上に上記半導体基板と逆の導電性を有し、かつ上記半導体基板との間に逆バイアスを印加する手段を有する逆走査した半導体層を設け、少なくとも上記光電変換部を該半導体層上に設け、かつ少なくとも上記光ダイオードの下の少なくとも一部に、上記半導体層と同じ導電性を有し、かつ導電率用不純物濃度の高い領域を設けたことを特徴とする固体撮像装置。

発明の詳細な説明

本発明は、テレビカメラなどに用いる固体撮像装置に関するものである。

まず、従来技術の概要とその問題点を第1図、

第2図および第3図を用いて説明する。

第1図は典型的な二次元固体撮像装置の構成例を示す。光ダイオード1とMOS型トランジスタ2を単位とした画素のアレイをたとえればMOS型シフトレジスタからなる水平走査回路9および垂直走査回路10によりそれぞれMOS型トランジスタ3および2を順次選択させることにより順次走査し、光ダイオード1に蓄積された光により発生した電荷を信号線6および信号線7を通じて出力端8より引き出し、画素の受けた画像信号を電気信号として取り出すものである。信号端7および出力端8は目的に応じ複数になつていることがある。

第2図は代表的な画素の断面構造を示す。以下説明の便宜上、電子を信号電荷とするNチャネル型撮像装置について述べるが、Pチャネル型の装置においても以下の説明は運営制ならびに構造を逆にするのみで全く同様に適用できる。

P型Si単結晶からなるSi基板11とn型抵抗層12で光ダイオードを形成し、同時にn型抵抗

り、次の正の走査パルスが印加されるまで光 1 5 により発生する電子を蓄積し続け電位が低下する。

このような従来の固体撮像装置、特にその構成である光ダイオードは構造上、次の 4 つの欠点があり、固体撮像装置に対する切望されているにもかかわらず、実現化がはばまれている。

その 1 は、解像力を改善するためには画面を小さくする必要があり、必然的に n 型試験版 1 2 の面積が小さくなり、その結果倍合容量 1 8 が小さくなり、蓄えることのできる電子の量、すなわち信号電荷が少なくなることである。特に信号電荷をとり出す n 型試験版 1 4 の面積は画面の大きさにかかわらず、可能な限り小さくなつており、そのため寄せでさらに n 型試験版 1 2 の縮小は著しく、さらに第 1 回における信号線 6 に接続される n 型試験版 1 4 の数は画面数の増加と共に増し、各 n 型試験版 1 4 が倍合容量 1 9 を有し、信号線 6 および信号線 7 の有する寄生容量と加わった大きな容量により、出力端 8 に現われる電気信号は著しく小さくなり、電気雑音に混ざり検出が不可

(4)

はさらに有利となり、光ダイオードの分光特性は長波長側で感度の高い歪んだものとなる。したがつて従来の撮像管より得られる電気信号を再生画像化した場合、画面の青い部分が黒ずみ、赤い部分が白っぽくなり不自然なものとなる。

第 3 の問題は、強い入射光が当たった場合には倍合容量 1 8 が飽和するのは当然として、第 3 回で示したように、s i 基板 1 1 の赤い部分でも多くの電子一正孔対を発生し、この内少数キャリアである電子が必ずしも n 型試験版には向かず横方向にも拡散し、隣接する n 型試験版に注入する。この結果光信号が多く画面間に広がり、単に解像力を低下させるばかりでなく再生画像で大きな白い輝部となつて画面を覆してしまう(ブルーミング現象と呼ばれている)。他の方式の撮像装置、たとえば走査系に電荷移送粒子を用いた撮像などと合わせて従来の装置においてはこの現象が顕著に現われる。

第 4 の問題は、電子特性の均一性に關する。通

試験版 1 2 はソースとして、たとえば多結晶シリコンなるゲート電極 1 3 と、該ゲート電極 1 3 下で導くつてある s i O_x 層 1 6 とドレインとしての n 型試験版 1 4 と共に MOS 型電界効果トランジスタを形成する。n 型試験版 1 4 IC は通常その電気抵抗を低下させるために、Al などの金属からなる電極 1 7 を設け、第 1 回における信号線 6 として用いる。また s i O_x 1 6 層は通常画面の外側では不満を寄生容量が発生すること抑えるために厚くする。

光 1 5 が入射すると、n 型試験版 1 2 および s i 基板 1 1 中で電子一正孔の対を発生し、この内電子が信号電極として n 型試験版 1 2 に注入し、n 型試験版 1 2 と s i 基板 1 1 の間の n 型倍合容量 1 8 により蓄積される。正の走査パルスがゲート電極 1 3 に印加されると正電位となつてある n 型試験版 1 4 (ドレイン) に引かれ、上記電子は n 型試験版 1 4 IC に引き出され、第 1 回により成明した如く出力端 8 に導かれる。

n 型試験版 1 2 の電位はこの結果正の電位とな

(3)

:

るとなつてしまつ。このため、現状の技術ではテレビジョンの画像密度の解像力は得ることとはできない。

通常は倍合容量 1 8 を行程を改善すればこの問題は解決できる。倍合容量 1 8 は s i 基板 1 1 の不純物濃度を高くすれば大きくなる。しかし同時に倍合容量 1 9 も大きくなり、この方法では解決できない。

次の問題は分光特性に関する。s i による光の吸収は波長によつて異なる。三原色の赤(波長 0.65 μm)緑(同 0.55 μm)、青(同 0.45 μm)の吸収特性をそれぞれ R, G, B として第 3 図に示す。青い光は s i の表面近傍で電子一正孔対を作り、赤い光は s i の奥深くまで侵入して電子一正孔対を作る。s i の表面では再結合を起こし、電子一正孔対が消滅する確率が高く、その分不感となり、この結果、s i を用いた光ダイオードは赤い光(長波長光)に対する感度が無い。さらに、電子一正孔対の数は、同じ光エネルギー当たりでは波長に反比例し、この結果長波長光

(5)

-134-

(6)

常 S i 基板 1 1 の不純物濃度は局所的に 1.0% 以上の変化ができる。この不均一は单結晶 S i の製法に由来し、これを小さく抑えるためには S i 基板 1 1 が著しく高価なものになることを覚悟しなければならない。

この S i 基板 1 1 の不純物濃度の不均一は、p-n 形合容子 1 8 の不均一、MOS 型電界効果トランジスタの動作特性の不均一を生み出し、再画像の質を著しく低下させる原因となつてゐる。

以上のような問題のため、従来の撮像装置においては解像力が不足し、使用条件も著しく限定され、結果実用化が妨げられている。

本発明の目的は、固体撮像装置の信号電荷容量を飛躍的に大きくし、分光特性を是正し、他の画素に入射した光信号の分散による解像力の低下やブルーミング現象を抑え、高面積、高解像力の固体撮像装置を実現する手段を提供するものである。

以下、本発明を実施例を参照して詳細に説明する。

第 4 図に本発明の実施例の原理的な構造を示す。

(7)

領域 3 0 の不純物濃度を $1 \times 10^{17} / \text{cm}^3$ 程度にすれば、接合容量すなわち信号容量は 1 桁程度大きくなる。

また P 層 2 5 の不純物濃度は従来と異なり、信号容量とはほぼ無関係となるため、これを高くする理由は消失する。すなわち、P 層 2 5 の不純物濃度を低くすることにより、信号線の寄生容量となる n 型拡散層 2 4 の部分容量を小さくすることができます。

分光特性、長波長光による解像力低下、ブルーミングに対しても本発明は著しい効果を有する。

第 5 図に第 4 図における A-A' に沿った電子に対するボテンシャル曲線 3 6 を示す。図中、領域 3 2 は n 型拡散層 2 2、領域 3 5 は P+ 層 2 0、領域 3 0、領域 3 1 は S i 基板 2 1、領域 3 3 および 3 4 は各 p-n 接合の空乏層に相当する。同図より明らかなどとく、ボテンシャル曲線の頂点 3 9 より内部で発生した電子は矢印 3 7 で示すとく、S i 基板 2 1 に移り、排除される。頂点 3 9 の位置は、P+ 層 2 0 の不純物濃度が一様でその両

(8)

n 型 S i 基板 2 1 の表面に P 型層 2 5 を形成し、この P 型層 2 5 を從来構造(第 2 図)の S i 基板 1 1 に見立て、光ダイオードを形成する n 型拡散層 2 2 およびドレインとなる n 型拡散層 2 4、ゲート電極 2 3 からなる画素を形成する。さらに n 型拡散層 2 2 の下に P 型不純物、たとえば B₂O₃ の濃度の高い P+ 層 2 0 を設けたものである。

P 型層 2 5 には Al などの導電材料からなる電極 2 8 を介して電源 2 9 により S i 基板 2 1 との間で逆バイアスを印加する。

このような構造ならびに用い方により、前記従来技術における問題を全て解決することができる。以下順次説明する。

まず接合容量は大むね P+ 層 2 0 の不純物濃度により定まり、ほぼ同不純物濃度の平方に比例する。従来、MOS 型トランジスタの閾値電圧の均一性や信号容量などの要求の兼ね合いにより P 型の S i 基板 1 1 (第 2 図)の不純物濃度は $1 \times 10^{17} / \text{cm}^3$ 程度のものが用いられているが、P+

(9)

側のボテンシャルが等しい場合には P+ 層 2 0 の中央となり、濃度勾配がある場合や両端のボテンシャルに差がある場合にはそれぞれの高い側に移動する。

この結果、長波長光により深い所で発生した電子のみが除かれることになり、頂点 3 9 の位置の選択により、分光特性を望ましい形にすることができる。同時に、深い所で発生した電子が隣接する画素に入ることが無く、解像力の低下は起こらない。さらに入射光強度が高い場合にも、單に p-n 接合が飽和。すなわち領域 3 2 のボテンシャルが領域 3 5 と等しくなるのみで、剩余の電子は隣接する画素に入ることなく、領域 3 1 すなわち S i 基板 2 1 に漏出し排除される。すなわち、ブルーミングも発生しなくなる。

さらに、接合容量ならびに MOS 型電界効果トランジスタの動作特性は、P+ 層 2 0、領域 3 0 ならびに P 型層 2 5 の不純物濃度により定まり、S i 基板 2 1 の不均一の影響をほとんど受けなくなる。この結果電子特性の均一性は著しく改善される。

100

P型層2 5およびP⁺領域3 0の仕様は、動作条件、適用する加工技術と留む特性により適宜選択することができる。例えば動作電圧を10V程度とすれば、表面再結合により消散する電子が無い場合には、頂点3 9の位度が表面より3μm程度で可視光の分光特性がほぼ平坦になる。しかしながら半導体集積回路の製作技術による場合には表面再結合のため、2μm程度が適当である。このような条件の算出を行なえば良いわけである。特にこれに限定されるわけではないが、効果が大きく扱い易い構成としては、P⁺領域3 0の不純物濃度が10¹⁴～10¹⁵/cm³、底部の厚さが2～6μm程度、P型層2 5の不純物濃度が10¹⁴～10¹⁵/cm³、底部の厚さが2～10μm程度となる。言うまでもなく、P⁺領域3 0とP型層2 5の厚さに際しては第4回に示したように底部が損傷必要はなく、いずれが薄くても良い。また、P⁺領域3 0はゲート電極2 3下とドレインとなるn型抵抗層2 4の下のみを遮げなければ良いわけで、たとえばSiO₂膜2 6の厚い部分(フィ

00

02

P⁺領域を形成する場合として、開口4 7を設けている。

(2) レジスト4 5を除去して後熱酸化あるいはこれに追加した熱抵抗によりイオン打込み層4 4および4 6を引き伸し、厚さ4μm程度のP型層4 9およびP⁺領域5 0を形成し、かつ厚さ1μm程度のSiO₂膜4 8を形成する。前記SiO₂膜4 2は本工程前に除いても良い。引き続ぎSiO₂膜4 8に、面素となる領域に開口をあけ、熱酸化により、厚さ0.1μm程度のSiO₂膜5 1を形成する。

(3) 厚さ0.5μm程度の多結晶Si層を形成し、通常のリソグラフィ技術によりゲート電極5 2を形成する。引き続ぎ、ゲート電極5 2下のみにSiO₂膜5 1を残して、n型抵抗層となる領域のSi层を露出させる。次にP(リン)を熱抵抗し、厚さ0.5μm程度のn型抵抗層5 3を形成する。

(4) 厚さ1μm程度のリンガラス層5 4を形成し、面素のドレイン部およびP型層1 2に電気的接続を施すための開口5 5および5 6をあけ、Aとなる

一端領域と呼ばれる)の下にも広がつても良い。むしろ、SiとSiO₂の界面現象による寄生チャネルの発生の防止やP型層2 5と電極2 8との間の電気的接続改善に効果があり、望ましいともいえる。同様に、電極2 8の下に、電気的接続改善のための通常手段であるP⁺抵抗層を設けても良い。

本発明の装置の製造方法の1実施例を第6回で示す。ただし本発明の骨子となる光電変換部のみを示す。

(1) 不純物濃度が10¹⁴/cm³程度のn型Si基板4 1を熱酸化し、厚さ0.5μm程度のSiO₂膜4 2を形成する。引き続ぎP型層3 0およびP⁺領域となる領域にSiO₂膜4 2に開口をあけ、4×10¹¹/cm³程度の密度でNをイオン打込みし、イオン打込み層4 4を形成する。次にレジスト4 5を露布しP⁺領域となる領域に開口をあけ、4×10¹²/cm³程度の密度でNをイオン打込みし、イオン打込み層4 6を形成する。本実施例ではP型層にバイアス電圧を印加する電極下にも

1

どの導電材料からなる電極5 7および5 8を形成する。

以上により10¹³/cm³程度の不純物濃度のP型層4 9および10¹²/cm³程度の不純物濃度のP⁺領域5 0を有する装置が得られる。工程(1)のP型層4 9およびP⁺領域5 0形成後の工程は、従来のnチャネル型MOS素子製作工程と要らかいため、簡めて容易に本発明の装置を実現することができる。

なお、走査回路は全く同じ工程により、P型層4 9と同様なワエル上に形成することができる(nチャネル型)し、Si基板4 1上に、工程(3)において走査回路部のみにBを熱抵抗する工程を加えてPチャネル型の走査回路を形成することができる。

本発明の装置の製造方法の他の実施例を第7回で示す。これはP型層をエピタキシャル成長で得る場合の例である。

(1) 不純物濃度が5×10¹³/cm³程度のn型Si基板6 1の表面に、Bを不純物として1×10¹⁴

03

04

/cd程度含む厚さ $5\text{ }\mu\text{m}$ 程度のSi単結晶層からなるP型層6.2をエピタキシャル成長により形成する。ひき続き、気相成長法などの手段により、厚さ $0.5\text{ }\mu\text{m}$ 程度のSiO₂膜6.3を形成し、光電変換部、走査回路部などの活性領域をとり固む形に開口6.4をあける。次にこの開口を通してPなどのn型導電型をなす不純物を熱拡散し、n⁺拡散層6.5を形成する。n⁺拡散層6.5はP型層6.2を分離するものであるが、これが必ずしもSi基板6.1に到達する必要はない。何故なら、前述したごとく、動作時においてP型層6.2とSi基板6.1の間に印加する逆バイアスにより広がる空乏層がn⁺拡散層6.5とSi基板6.1の間に残った間隙を埋め、P型層6.2を電気的に分離するからである。

(2) SiO₂膜6.3を除去し、レジスト6.6を塗布して、P⁺領域となる領域に開口をあける。引き続ぎイオン打込みによりドープを $4 \times 10^{14} / \text{cd}$ 程度含むイオン打込み層6.7を形成する。

この後、前実施例(第6回)の工程(2)以降と同

10

様な工程をたどれば(詳細略)本発明の装置を得ることができる。

本実施例の特徴は、P型層の純度をSi基板の不純物濃度に無関係に設定できることである。それを用いるSi基板に無関係にP型層の不純物濃度を低下させ(本実施例では $1 \times 10^{14} / \text{cd}$)、信噪比の容差を著しく低下させることができること。

なお本実施例の製法では、Si基板6.1の表面が露出しているため、走査回路部はロチヤネル型トランジスタから構成されることになる。

以上説明したことと、本発明によれば、固体摄像装置の信号容量を飛躍的に大きくし、かつ信号線の寄生容量を小さく抑え、分光特性を悪化し、他の原常に入射した光による信号電荷の分散による解像力の低下やブルーミング現象が無く、高画質の固体摄像装置を容易に実現することができる。

言うまでもなく、本発明の思想を逸脱しない限りにおいて、説明に用いた材料、数値などの諸仕様はこれに限られるものではない。また、本発

11

明の説明は最も基本的な構成を示すものであり、固体摄像装置に通常加えられる改善手段、たとえば反射防止膜や、不要部への光照射を避けるための、遮蔽層の追加、カラー撮像のためのフィルターの追加などは本発明の装置にも当然考えられ、また適用可能であり、同様な効果が得られる。

なお、異なる走査方式の摄像装置、たとえば常荷結合電子を走査回路に用いる場合などにおいても理由は異なるが(詳細略)信号線あるいはこれに相当する信号輸送部の半導体基板あるいはこれ相当部分の不純物濃度が低い必要があり、直素に光ダイオードとスイッチを用いている限り本発明は同様な効果を發揮することを付言する。

図面の簡単な説明


第1図から第3図は従来技術の説明図、第4図と第5図は本発明の実施例の説明図、第6図と第7図は本発明の装置の製造方法の実施例の説明図である。

1…光ダイオード、2…MOS型トランジスタ、4…走査線、6…信号線、8…出力


12

代理人弁理士薄田利英
1988年1月26日


第 1 図




第 3 図




第 2 図






第 4 図



第 5 図




第 6 図





第 6 図

(4)



第 7 図



手続補正書(自発)

昭和53年2月2日

特許庁長官 殿

1. 事件の表示 昭和52年特許願第 56163号

2. 著明の名称 固体撮像装置

3. 補正をする者

事件との関係 特許出願人

名称 (530) 株式会社 日立製作所

4. 律代理人

住所 東京都千代田区丸の内二丁目4番1号

九ビル661区(〒100)(電話214-0502)

氏名(6335) 代理人弁護士 中村純之



5. 補正の対象 明細書全文および全図面。

6. 補正の内容



密度の高い領域が前記半導体層表面へのイオン打込みによって形成されている特許請求の範囲第1項記載の固体撮像装置。

3 前記半導体層を前記半導体基板表面にエピタキシアル成長で形成し、さらに前記不純物濃度が高い領域を前記半導体層表面へのイオン打込みによって形成するようになされた特許請求の範囲第1項記載の固体撮像装置。

5 発明の詳細な説明

本発明はテレビカメラなどに用いられる固体撮像装置に関する。

第1図は典型的な固体撮像装置の説明図である。光ダイオード1と光ダイオード1をソース部分とするMOSトランジスタ2とから構成される光電変換素子をそれぞれ面素に対応して所定面素数だけ配列し、撮像面の垂直方向に1列に配列された光電変換素子列は信号線6により一括され、各列ごとにスイッチ用MOSトランジスタ3と信号線7とを介して出力端8に接続してある。別にたとえばMOS形ソフトレジスタからなる水平走査

1. 著明の名称 固体撮像装置

2. 評定請求の範囲

1 それぞれの面素に対応する、光ダイオードとこの光ダイオードをその構成部分とするスイッチ用トランジスタとからなる光電変換素子群、およびこれらの光電変換素子群を順次走査する走査回路を、同一半導体基板上に設けた固体撮像装置において、前記半導体基板の主表面に、この半導体基板と逆の導電形を有しかつこの半導体基板との間に逆バイアス電圧を印加する手段を備えた半導体層を設け、この半導体層上に前記光電変換素子群を配列し、かつ光電変換素子を構成する前記光ダイオードそれぞれの下の少なくとも一部に、前記半導体層と同じ導電形で前記半導体層よりも導電用不純物濃度が高い領域を設けたことを特徴とする固体撮像装置。

2 前記半導体層が前記半導体基板表面へのイオン打込みによつて形成され、さらに前記不純物

回路9と垂直走査回路10とがあつて、水平走査回路9は走査線4によつて前記MOSトランジスタ3のゲートを制御して水平走査を行い、垂直走査回路10は撮像画面の水平方向に1列に配列された各光電変換素子のMOSトランジスタ2のゲートを各列ごとに一括して直接制御して垂直走査を行う。以下の説明においては電子を信号電荷とするnチャネル形装置として述べるが、導電形および極性を逆にすることにより、正孔を信号電荷とするpチャネル形装置についても全く同様に説明できる。

光により発生した電子は光ダイオード1の接合容量に蓄えられる。読み出す時には、垂直走査回路10のだす正の走査パルスにより、水平に配置された光電変換素子列のMOSトランジスタ2を導通させ、走査線4を通じて水平走査回路9の出力正の走査パルスが順次MOSトランジスタ3を導通させる。このようにして1度走査されたのち、つぎに走査されるまでの期間、面素に入射した光が光ダイオード1によつて電荷に変換され、光ダ

イオード 1 の接合容量に蓄積されていたものが、信号電荷として累次読出される。

第 2 図は従来の固体撮像装置の光電変換素子の(一光電変換素子内の光ダイオードと MOS ロジック配列方向の)断面図である。p 形 Si 単結晶からなる Si 基板 1 1 と n 形拡散層 1 2 とで p-n 接合形の光ダイオード 1 (第 1 図)を形成し、さらに n 形拡散層 1 2 は n 形拡散層 1 4、多結晶 Si 等よりなるゲート電極 1 3 と共に MOS ロジック 2 (第 1 図)を形成し、前記 n 形拡散層 1 2¹⁵、1 4、ゲート電極 1 3 はそれぞれソース、ドレイン、ゲート電極として動作する。なお第 2 図中、1 5 は入射光、1 6 は SiO₂ 膜、1 7 は Al などの金属電極(第 1 図中の信号線 6)、1 8 は n 形拡散層 1 2 と p 形 Si 基板 1 1 との間の接合容量、1 9 は拡散層 1 4 と Si 基板 1 1 との間の接合容量である。SiO₂ 膜 1 6 はゲート電極 1 3 の下では特に薄く、光ダイオード 1 を形成する拡散層 1 2 の上でも薄くなっているが、無用有害な寄生容量の発生を抑えるために、光電変換素子の外側では通

特開昭53-122316(8)
常厚くしてある。拡散層 1 4 にオーミック接続する金属電極 1 7 は、信号を蓄積したがつて光電変換素子の位置の如何に関係なく正しく出力するためには信号伝達路の電気抵抗を低くする必要があり、このために設けられたものである。

光 1 5 が入射すると、n 形拡散層 1 2 および p 形の Si 基板 1 1 の中に電子・正孔対を発生させる。このうち電子が信号電荷として n 形拡散層 1 2 に流入し、n 形拡散層 1 2 と p 形の Si 基板 1 1 の間の p-n 接合容量 1 8 に蓄積される。正の走査¹⁶ルスがゲート電極 1 3 に印加されると、正電位となつている n 形拡散層 1 4 (ドレイン)に引かれて、前記容量 1 8 に蓄積されていた電子は拡散層 1 4 に引き出され、第 1 図について説明したように信号線 6、7 を経て出力端 8 に導かれる。n 形¹⁷ 拡散層 1 2 の電位はこの結果、走査直後はいつたん正の電位となり、それから次の走査によつて蓄積電荷が放出端に導き去られるまでの期間、光 1 5 により発生する電子を蓄積し続け、電位は低下していく。

• 4 •

ここに説明した従来の固体撮像装置はその光ダイオードの構造上、下記 A～D 項に説明するよう な 4 つの欠点があり実用化がはばまれていた。

(A) 解像力を良くするために撮像画面を多数の画素に分けなければならないが、それには光電変換素子、したがつて光ダイオードを形成する n 形拡散層 1 2 の面積を小さくすることが必要となり、その結果接合容量 1 8 が小さくなり、蓄積可能な電子数すなわち信号電荷量が少なくなる。特に信号電荷を取出すドレイン n 形拡散層 1 4 の面積¹⁸は画素の大きさにかかわらず極力小さくしてあり、その影響で n 形拡散層 1 2 の縮小は著しい。他方、第 1 図に示した信号線 6 に接続されるドレイン n 形拡散層 1 4 の数は画素数の増加と共に大きくなるが、n 形拡散層 1 4 はそれぞれ接合容量 1 9 を有しており、それらが信号線 6、7 の本来の寄生容量に加わると、出力経路の容量値は大きなものとなる。この様な事情によつて走査に際して出力端 8 にあらわれる電気信号は著しく小さくなり、電気雑音に埋まり検出が不可能になつてしまふ。²⁰

このため現状の技術ではテレビジョンの画像程度の解像力は得られない。通常、接合容量 1 8 の値を 1 析程度大きくできればこの問題は解決できる。Si 基板 1 1 の不純物濃度を高めれば接合容量 1 8 を大きくできるが、同時に接合容量 1 9 も大きくなるので、この方法では解決できない。

(B) 入射光 1 5 が強い場合には、接合容量 1 8 が飽和するのは当然として、Si 基板 1 1 の深い部分でも多くの電子・正孔対が発生するが、キャリアの移動は p-n 接合の近く以外では拡散によって行われるので、Si 基板 1 1 の深部で発生した電子は必ずしも受光した n 形拡散層だけに向つて移動するとは限らず、横方向にも拡散運動し、隣接する n 形拡散層すなわち同一光電変換素子のドレイン n 形拡散層 1 4 や隣接光電変換素子の受光部(光ダイオード) n 形拡散層 1 2 に注入されるものが生ずる。電子・正孔対発生個所が深いほど、実際に光が入射した n 形拡散層までの距離と隣接 n 形拡散層までの距離の差が比率としては小さくなり、隣接 n 形拡散層に注入される確率が高くなる。

• 6 •

る。なお、入射光 1.5 が強い場合には接合容量 1.8 が飽和するのは当然と述べたが、入射光 1.5 が強ければ、n 形試験層 1.2 内で生成した正孔、p 形 Si 基板 1.1 内で生成した電子は、p-n 接合における拡散電界が依然残つてゐるため、相変らず光電流として流れ続ける。この結果、n 形試験層 1.2 内では多数キャリヤーの電子が過剰となり、ついには n 形試験層 1.2 から p 形 Si 基板 1.1 へ多数キャリヤーである電子の注入が生ずるにいたる。この注入された電子は、既述の Si 基板 1.1 の底部で発生した電子と同様 IC、拡散して近隣の n 形試験層に流入する。この様にして実際には強烈な光が 1 つの光電変換素子だけに入射している場合にも、この電子周辺の多くの光電変換素子からも光信号が¹⁹出力されることになる。この結果、単に解像力が¹⁹低下するばかりでなく、再生画像で大きな白い輝部となつて画面をつぶしてしまうブルーミング現象があらわれる。特に垂直方向に網状の白い輝線が目だつ。又、単板型のカラー固体撮像装置を構成すると混色の問題も起きる。²⁰

• 8 •

感度の高い歪んだものとなる。したがつて従来の固体撮像装置から得られる電気信号を再生画像化した場合、原画の青い部分が黒ずみ、赤い部分が白っぽくなり不自然なものとなる。

本発明は前記従来の固体撮像装置の欠点を除き、信号連続性を大幅に増大させ、他の光電変換素子に入射した強烈な光の信号の分散による解像力の低下やブルーミング現象を押え、全面面にわたつて均等な面質で、光特性も是正された、高面質、高解像力の得られる固体撮像装置を提供することを目的とする。

上記目的を達成するためには本発明においては、半導体基板の一主要面に、この半導体基板と逆の導電形を有しかつこの半導体基板との間に逆バイアス電圧を印加する手段を備えた半導体層を設け²¹、この半導体層上にそれぞれの面素に対応する光電変換素子群を配列し、かつ光電変換素子を構成する光ダイオードそれぞれの下の少なくとも一部分に、前記半導体層と同じ導電形で前記半導体層よりも導電用不純物濃度が高い領域を設けることと

(C) 通常 Si 基板 1.1 の不純物濃度は局所的に 1.0 × 10¹⁵ 以上実測している。この Si 基板 1.1 の不純物濃度の不均一は、p-n 接合容量 1.8 の不均一、MOS ドラインの動作耐性の不均一を生じ、再生画像の質を著しく低下させる原因となつてゐる。しかしこの Si 基板不純物濃度の不均一は単結晶 Si の製造法に由来し、この不均一を小さく押えるためには Si 基板 1.1 が著しく高価なものになることを覚悟しなければならない。

(D) Si IC よる光の吸収は波長によつて異なる。¹⁰ 三原色の赤(波長 0.65 μm)、緑(波長 0.55 μm)、青(波長 0.45 μm)に対する吸収特性をそれぞれ R、G、B として第 3 図に示してある。青い光 B は Si の表面近傍で電子・正孔対を作り、赤い光 R は Si の奥深くまで侵入して電子・正孔対を作り、Si の表面では再結合を生じ、電子・正孔対が消滅する確率が高く、青色光はそれだけ不感となる。他方、単位光エネルギーあたり発生する電子・正孔対の数は波長に比例する。これらの結果 Si 光ダイオードの分光特性は長波長側で異常に

• 9 •

した。

第 4 図は本発明の一実施例図である。n 形の Si 基板 2.1 の表面に p 形層 2.5 を形成し、この p 形層 2.5 を第 2 図に示した従来の固体撮像装置の p 形 Si 基板 1.1 に見立て、光ダイオードを形成し同時に MOS ドラインのソースとなる n 形試験層 2.2、ドレインとなる n 形試験層 2.4、ゲート電極 2.3 によつて 1 面素に対応する光電変換素子を形成する。さらに n 形試験層 2.2 の下に p 形不純物、例えば B (硼素) の濃度の高い p⁺ 領域 3.0¹⁵ を設けてある。p 形層 2.5 には Al 等の高導電性金属電極 2.8 を介して電源 2.9 により Si 基板 2.1 との間に逆バイアスを印加する。p-n 接合光ダイオード部の接合容量はおおむね p⁺ 領域 3.0¹⁵ の不純物濃度によつて定まり、ほぼ該不純物濃度の¹⁵ 平方根に比例する。従来、MOS ドラインの開値電圧の均一性や信号容量などの関係で p 形の Si 基板 1.1 (第 2 図) の不純物濃度は 1×10^{15} /cm³ 程度のものが用いられているが、p⁺ 領域 3.0¹⁵ の不純物濃度を 1×10^{17} /cm³ 程度にすれば、接合²²

容量すなわち信号容量は1桁程度大きくなる。またp形層145の不純物濃度は従来と異なり、信号容量とほぼ無関係となるため、この濃度を高くする理由は消失する。すなわちp形層145の不純物濃度を低くすることによって、信号線（第1図中の6など）の寄生容量となるn形抵抗層142との間の総合容量を小さくすることができます。

長波長光や強い光による解像力低下およびブルーミングの防止、長波長光に対して異常に高感度な分光特性の是正にも本発明は効果を有する。¹⁰ 第5、6、7図によつて説明する。

第5図は隣接する2個の光電変換素子の光ダイオード間の平面による断面図、第6図は1つの光電変換素子の光ダイオードとMOSトランジスタ配列方向の平面による断面図である。第5、6図において、140、150はp⁺領域、141はn形単結晶よりなるSi基板、142、143はn形抵抗層、145はSiO₂層、146はp形層、147は入射光、149はバイアス電源、153はn形抵抗層、154は多結晶Siなどよりなるゲート電極

特開昭53-122316(10)。
極、158はAlなどの金属電極である。第5、6図中に示すような位置に代表点G～Qを選び、これらの点間のボテンシヤルを第7図(a)、(b)、(c)に示してある。

入射光147が長波長光の場合や光の強度が強い場合にはSi基板141内の深い所まで到達し、そこで電子を生成するが、n形Si基板141内で生成された電子は、ここでは多数キャリアであり、p形層146とSi基板141との間に電源149によって印加される逆バイアス電圧により、p形層146やp⁺領域140、150には流入できない。したがつて前記の電子は当然n形抵抗層142、143、153のいずれにも流入できない。例えば点Iで生成された電子に対し、第7図(a)に示すように、点G方向にも点J方向にも高いボテンシヤルの障壁があり、これらの障壁を越えることができず、したがつて光電変換信号に全く寄与しない。第7図(b)に示すように点Iで生成された電子に対しては点Lの方向にも高い障壁があり、金属電極158(第1図の信号線6)に接続する

• 12 •

n形抵抗層153にも電子は流入できない。したがつてSi基板141の奥深い所で生成された電子によつては、解像力の低下や混色はひきこされなくなり、従来の長波長側で異常に高かつた分光特性も是正されることになる。又、点Hの位置を選択することによつて、この分光特性の最適化をはかることができる。

つぎにn形抵抗層142に入射する光147の強度が大きい場合のブルーミングに対する本発明の効果について説明する。光147の強度が高く¹⁰なると従来の固体撮像装置の場合と同様に、n形抵抗層142のボテンシヤルが上昇して、p形層146との間が順バイアスにならうとする。このn形抵抗層142の周囲はp形層146とp⁺領域140とによつて囲まれている。p⁺領域140は¹⁵p形層144よりもp形不純物濃度が高く、n形抵抗層142に対して抵抗ボテンシヤルが高く、從つて電子に対しp形層146よりも高い障壁を形成する。このためn形抵抗層142のボテンシヤルが上昇して多数キャリアの電子の流出が始ま

• 13 •

る場合、p⁺領域140をさけて、n形抵抗層142とp形層146とが接している所からp形層146へ電子の注入が生ずる。すなわち第6図に示す点Mから点Pあるいは点Nに向う方向に向むける。光強度がさらに増せば、n形抵抗層142のボテンシヤルはp⁺領域140の障壁さえも越すようになるが、この場合にはすでに前述のようにp形層146へ膨大な量の電子(逆にp形層146の不純物濃度に対するp⁺領域140の不純物濃度の割合)が流出している上に、p⁺領域140の障壁を越す電子のほとんどはn形抵抗層142内の点Gから点H_H向う方向に流出し、Si基板141に吸収される。たといp⁺領域140の障壁をのりこえて点K_Kに到達した電子があつても点Jあるいはn形抵抗層143に流入するためには、p⁺領域150の形成する障壁をこえなければならず、結局Si基板141に吸収されてしまう。従つて光147の強度が大きくなつても隣接する光電変換素子の光ダイオードを形成するn形抵抗層143に光電子が流出する可能性はほとんどない。すなわち他の光

• 14 •

電変換素子に光電子がひろがつて行くようなブルーミングは発生しない。なお実際上は p^+ 領域14.0と15.0とが連続していても効果に大きな差は生じない。この場合点Kは p^+ 領域内にはいつていることになり、 p^+ 領域15.0の形成する障壁は消失するが、電子がn形拡散層14.5に向う成分が少なくない上に、 p^+ 領域の形成は選択的であつて実際には不純物の熱拡散に頼るので、第5図において上から下に向う不純物濃度の傾斜が生じており、この不純物濃度¹⁰分布による内部電界が電子をSi基板14.1に向わせるドリフト電界として作用し、n形拡散層14.5に向う電子を消失させる。 p^+ 領域14.0をさけて、p形層14.6に注入された電子には、大別して第6図に示す点Nに向う成分と点Pに向う成分とがある。このうち点Pに向つた成分は、このままでn形拡散層15.5に流入し、金属電極15.8(信号端子6)を共有する光電変換素子の信号に加わり、段階状のブルーミングを発生する。しかし電源・14.9によりp形層14.6とSi基板14.1との間¹¹

に十分な逆バイアスを印加することによつて、Si基板14.1側からn形拡散層14.2側に空乏層をひろげ、点Nで代表される点Mと点Oの間の障壁を、第7図(c)にボテンシャル曲線1.65で示すように、点Pで代表される領域の障壁より低くすることができる。結局n形拡散層14.2のボテンシャルは点Pのボテンシャルより低くなり、剩余電子は点Pに向う障壁を越えることができなくなる。またゲート電極15.4に印加するチャネルをしゃ断する電圧をフラットバンド電圧以下の値に¹²するとか、ゲート電極15.4の下のp形不純物濃度を上げる通常のエンハンスマント形MOSトランジスタ形成手段のような、従来技術の改善策と同様な改善策は本発明においては一層大きな効果を發揮する。すなわち、このような処置は、第7図(c)において点Pのボテンシャルを点Nより高めて障壁を高くすると同時に、電子を点PからSi基板14.1中の点Qに向わせるようなドリフト電界を生じ、n形拡散層15.5に流入しようとする電子をしゃ断することができる。これらの手段は¹³

単に本発明装置を一層有効にするためのいくつかの修飾手段であるが、ゲート電極15.4に印加する走査パルスを発生する走査回路をSi基板14.1に設けたpチャネル素子で形成するとか、光電変換素子群と電子的に分離された別のp形層上に形成するなど、従来の装置とは異なり極めて容易に実現することができる。言うまでもなく、点Mから点Lに向う電子には、点Nに向う電子を含め、その道程で点QなどSi基板14.1に向う成分があり、特に上記のような修飾手段を講じなくても段階状ブルーミングを大きく抑止する効果が得られる。

前述のように現在の技術では単結晶Si基板の不純物濃度が局所的に1.0%程度変動しているのをさけられないが、本発明によれば半導体基板の上に放電基板と並の導電形の半導体層を設けるので半導体基板自身の不均一の影響をほとんど受けなくなる。後に述べるような工程で本発明装置を製造すれば、少なくとも固体撮像装置1チップ内における各素子特性の均一性は著しく改善される。

第4図に示した実施例の場合、比較的効果が大

きく扱い易い構成としては、 p^+ 領域3.0の不純物濃度が $10^{14} \sim 10^{15}/\text{cm}^3$ 、底部の深さが $2 \sim 6 \mu\text{m}$ 程度、p形層2.5の不純物濃度が $10^{14} \sim 10^{15}/\text{cm}^3$ 、底部の深さが $2 \sim 10 \mu\text{m}$ 程度となろうが、勿論これに限定されるわけではない。 p^+ 領域3.0とp形層2.5の厚さは、第4図に示すよう底部が揃う必要はない、いずれが厚くてもよい。また p^+ 領域3.0は、ゲート電極2.3の下とドレインとなるn形拡散層2.4の下のみをさればよいわけで、例えば SiO_2 膜2.6の厚い部分(フィールド領域とよばれる)の下にひろがついててもよく、電極2.8の下にあつてもよい。むしろSiと SiO_2 との界面現象による寄生チャネルの発生の防止やp形層2.5と電極2.8の間の電気的接続改善に効果があり、望ましいともいえる。同様に電極2.8の下に、電気的接続改善のための通常手段である p^+ 形層を設けててもよい。

なお p^+ 領域の存在はp形層の実効的なシート抵抗を大きく下げる。この結果高いシート抵抗のp形層の電位が光电流や駆動パルスとの容量結合な

どで大きく変動することを抑え、素子の安定な動作を確保するという画次の効果をもつ。

第8図は上述した本発明の一実施例(ただし光電変換部のみ)の製造工程図である。

(a) 不純物濃度が $1 \times 10^{14}/\text{cm}^3$ 程度のn形Si基板4-1を熱酸化し、厚さ $0.5 \mu\text{m}$ 程度の SiO_2 膜4-2を形成する。引き続きp形層およびp⁺領域となる領域に SiO_2 膜4-2に開口をあけ、 $4 \times 10^{11}/\text{cm}^2$ 程度の密度でB(硼素)をイオン打込みし、イオン打込み層4-4を形成する。つぎにレジスト4-5¹⁰を塗布しp⁺領域と領域に開口をあけ、 $4 \times 10^{15}/\text{cm}^2$ 程度の密度でBをイオン打込みし、イオン打込み層4-6を形成する。本実施例ではp形層にバイアス電圧を印加する電極下にもp⁺領域を形成するために開口4-7を設けてある。

(b) レジスト4-5を除去して後、熱酸化あるいはこれに追加した熱拡散によりイオン打込み層4-4および4-6を引き伸ばし、厚さ $4 \mu\text{m}$ 程度のp形層4-9およびp⁺領域5-0を形成し、かつ厚さ $1 \mu\text{m}$ 程度の SiO_2 膜4-8を形成する。前記 SiO_2 膜4-2²⁰

・ 20 ・

いので極めて容易に製造できる。

なお走査回路は全く同様な工程により、p形層4-9と同様なp形層上に形成することができる(nチヤネル形)し、Si基板4-1上に、工程(c)において走査回路部のみIC-Bを熱拡散する工程を加えてpチヤネル形の走査回路を形成することができる。

第9図は本発明の他の実施例の製造工程図である。本実施例は、p形層をエビタキシャル成長で得るようとした場合の例である。

(a) 不純物濃度が $5 \times 10^{15}/\text{cm}^3$ 程度のn形Si基板6の表面に、Bを不純物として $1 \times 10^{14}/\text{cm}^2$ 程度含む厚さ $5 \mu\text{m}$ 程度のSi単結晶層からなるp形層6-2をエビタキシャル成長により形成する。引き続き、気相成長法などの手段により、厚さ $0.5 \mu\text{m}$ 程度の SiO_2 膜6-3を形成し、光電変換部、走査回路部などの活性領域をとり囲む形に開口6-4をあける。つぎにこの開口を通してPなどのn形導電形の不純物を熱拡散し、n⁺拡散層6-5を形成する。n⁺拡散層6-5はp形層6-2を分離するもの²⁰

特開昭53-122316(I2)は本工程前に除いてよい。引き続き SiO_2 膜4-8に、光電変換素子となる領域に開口をあけ、熱酸化により、厚さ $0.1 \mu\text{m}$ 程度の SiO_2 膜5-1を形成する。

(c) 厚さ $0.5 \mu\text{m}$ 程度の多結晶Si層を形成し、通常のリソグラフィ技術によりゲート電極5-2を形成する。引き続き、ゲート電極5-2下のみに SiO_2 膜5-1を残して、n形拡散層となる領域のSiを露出させる。つぎにP(リン)を熱拡散し、厚さ $0.5 \mu\text{m}$ 程度のn形拡散層5-3を形成する。¹⁰

(d) 厚さ $1 \mu\text{m}$ 程度のリンガラス層5-4を形成し、光電変換素子のドライン部およびp形層に電気的接続を施すための開口5-5および5-6をあけ、Alなどの導電材料からなる電極5-7および5-8を形成する。¹⁵

以上により $10^{15}/\text{cm}^3$ 程度の不純物濃度のp形層4-9および $10^{17}/\text{cm}^3$ 程度の不純物濃度のp⁺領域5-0を有する固体摄像装置が得られる。工程(b)のp形層4-9およびp⁺領域5-0形成後の工程は、従来のnチヤネル形MOS素子製作工程と変わらぬ

・ 21 ・

であるが、これが必ずしもSi基板6-1に到達する必要はない。前述した如く、動作時においてp形層6-2とSi基板6-1との間に印加する逆バイアスによってひろがる空乏層がn⁺拡散層6-5とSi基板6-1との間に残った間隙を埋めてp形層6-2を電気的に分離するからである。

(b) SiO_2 膜6-3を除去し、レジスト6-6を塗布して、p⁺領域となる領域に開口をあける。引き続き $4 \times 10^{15}/\text{cm}^2$ 程度の密度でBイオン打込みし、イオン打込み層6-7を形成する。¹⁰

この後第8図に示した実施例の工程(b)以降と同様な工程をとすれば本発明装置が得られる。

本実施例の特徴は、p形層の不純物濃度をSi基板の不純物濃度に無関係に設定できることである。すなわち使用するSi基板に無関係にp形層の不純物濃度を低下させ(例えば既述の如く $1 \times 10^{14}/\text{cm}^3$)、信号線の寄生容量を著しく低下させることができ。なお本実施例ではSi基板6-1の表面が露出していないので、走査回路部はnチヤネル形トランジスタから構成されることになる。²⁰

・ 22 ・

-144-

・ 23 ・

以上説明したごとく本発明によれば、光電変換素子の信号容量を倍速いに増大させ、信号線の寄生容量を低く押えることができて、S/N比を格段に向上させて十分実用可能な値とし、さらに強い光や長波長光による解像力の低下やブルーミング現象を防止し、全面面にわたり均質良好な画像が得られ、さらには、従来の異常に長波長側に高感度だった分光特性が是正され、最適化された分光特性を有する固体撮像装置が得られるという効果がある。

4. 図面の簡単な説明

第1図は固体撮像装置の説明図、第2図は従来の固体撮像装置の光電変換素子の断面図、第3図はSiによる三原色の吸収を示す図、第4図は本発明の一実施例図、第5、6、7図は本発明に係る¹⁵光電変換素子の断面およびボテンシャルを示す図、第8、9図は本発明装置光電変換部の製造工程図である。

1…光ダイオード、2、3…MOSトランジスタ、6…信号線、9…水平走査回路、

10…垂直走査回路、11、21、41、61、
141…Si基板、12、14、22、24、
53、142、143、153…n形拡散層、
13、23、52…ゲート電極、16、26、
42、48、51、54、63…SiO₂膜、25、
49、62、146…p形層、30、50、
140、150…p⁺領域、45、66…レジスト。

10

15


20

代理人弁理士 中村純之


-24-

-25-


第1図




第3図





第2図




第4図






考5図




考7図





考8図



考8図




考9図



手 統 换 正 書 (自発)

昭和53年3月6日

特許庁長官 聞

考8図
(d)

1. 事件の表示 昭和52年特許第36163号

2. 発明の名称 固体換像装置

3. 换正をする者

事件との関係 特許出願人

名称 (510) 株式会社日立製作所

4. 復代理人

住所 東京都千代田区丸の内二丁目4番1号

九ビル661区(〒100)(電話214-0502)

氏名(5835) 代理人弁理士 中村純之

5. 换正の対象 図面。

6. 换正の内容 図面第8図(d)を添付図面の通り訂正する。

